URISC (от англ. Ultimate RISC, также OISC — англ. one instruction set computer) — теоретическая архитектура процессора, набор команд в которой поддерживает только одну-единственную инструкцию, при этом обеспечивает полноту по Тьюрингу; предельный случай RISC.
Самый популярный вариант единственной инструкции — «вычесть и пропустить следующую инструкцию, если вычитаемое было больше уменьшаемого» (RSBB
— англ. reverse-subtract and skip if borrow); близкий вариант — «вычесть и перейти, если результат не положительный» (SUBLEQ
— англ. subtract and branch unless positive).
Также возможен вариант, при котором доступна только одна инструкция — пересылка (MOV
), а для выполнения операций используется АЛУ, размещённое в памяти.
Ещё один вариант единственной инструкции — BBJ
(bit-bit jump, BitBitJump), которая содержит три адреса, копирует один бит из первого по второму адресу памяти и передаёт управление на третий адрес. Поскольку последовательность инструкций может приготовить адрес, на который перейдёт управление (самомодифицирующийся код), BBJ-процессор способен выполнять любые вычисления, которые может выполнить обычный компьютер.
Существуют и другие варианты реализации URISC.
Данная страница на сайте WikiSort.ru содержит текст со страницы сайта "Википедия".
Если Вы хотите её отредактировать, то можете сделать это на странице редактирования в Википедии.
Если сделанные Вами правки не будут кем-нибудь удалены, то через несколько дней они появятся на сайте WikiSort.ru .