WikiSort.ru - Не сортированное

Сигнализирование

В дополнение к более высокой тактовой частоте (вплоть до 800 MHz), дифференциальные линии передачи данных на XDR2 передают данные в 16-кратном объёме в отношении к тактовой частоте: за один такт передаётся 16 битов по одному каналу. Т.е. эффективная частота XDR2 в 16 раз превышает её реальную частоту. Это является двукратным улучшением 8-кратной XDR.

В отличие от XDR, в XDR2 команды памяти передаются по дифференциальным линиям типа точка-точка вместе с другими данными на номинальной скорости. Ширина шины команд варьируется от 1 до 4 бит. Хотя каждый бит требует две линии, это меньше, нежели 12-линейная шина запросов (англ. request bus) в XDR. Вместе с тем, с увеличением количества адресуемых ячеек памяти ширина шины команд также должна увеличиваться.

Micro-threading

Существует базовый предел того, как часто может происходить выборка данных из открытой в данный момент строки. Как правило, это 200 MHz для стандартной SDRAM и 400–600 MHz для высокопроизводительной графической памяти. Увеличение скоростей интерфейса требует бо́льших блоков данных для удержания загруженности интерфейса, не нарушая при этом внутренний предел частоты DRAM. В 16-кратной памяти с частотой 800 MHz, коей является XDR2, чтобы остаться в пределах 400-мегагерцовой скорости доступа к столбцу, требуется 32-битная пакетная передача. Умноженная на 32-битный чип, минимальная выборка становится равной 128 байтам, что слишком много для многих задач.

Типичные чипы памяти внутренне разделены на 4 квадранта, с левой и правой половин, подключенных к разным половинам шины данных, а также верхней или нижней половин, которые «прикреплены» к соответствующему номеру банка памяти (таким образом, в типичной 8-банковой DRAM будет 4 полу-банка на квадрант). XDR2 имеет возможность проводить независимую адресацию каждого квадранта, поэтому две половины шины данных могут производить выборку данных из разных банков памяти. Кроме того, извлечение данных из каждого полу-банка является лишь половиной от необходимого наполнения шины данных; доступы к верхнему полу-банку должны чередоваться с доступами к нижнему полу-банку.

Это фактически удваивает количество банков и снижает минимальный блок данных, к которым может быть осуществлён доступ, в 4 раза, хотя и с ограничением, согласно которому этот доступ к данным должен быть равномерно распределён по четырём квадрантам.^[1][2]