WikiSort.ru - Не сортированное

Предпосылки

Микроархитектура Larrabee (разрабатывалась с 2006 года^[2]) ввела применение очень широких векторных АЛУ (512-разрядные SIMD) в микропроцессоры с архитектурой x86. Также в ней применялась кольцевая шина для обеспечения когерентности кэшей и для связи с контроллером памяти. Каждое ядро Larrabee могло исполнять 4 потока. Также Larrabee имели некоторые блоки, специфичные для видеоускорителей (GPU), в частности, текстурный блок.^[3] От планов производить GPU для рынка ПК, основанный на исследованиях проекта Larrabee, отказались в мае 2010.^[4]

В другом исследовательском проекте Intel была реализована архитектура x86 на многоядерном процессоре — Single-chip Cloud Computer (прототипы представлены в 2009 году^[5]), предназначенном для облачных вычислений. Одна микросхема имела 48 независимых ядер с индивидуальным управлением частотой и напряжением. Для связи ядер использовалась сеть с ячеистой структурой (mesh). В проекте не поддерживалась когерентность кэшей.^[6]

Teraflops Research Chip (прототип представлен в 2007 году^[7]) — экспериментальный 80-ядерный микропроцессор. Каждое ядро содержало 2 АЛУ для обработки вещественных данных. Размер машинной команды — 96 бит (VLIW). Проект смог достичь 1,01 тераFLOPS на частоте 3,16 ГГц и при потреблении 62 Вт электроэнергии.^[8][9]

Knights Ferry

Первое поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Ferry.^[10]

Прототип Intel MIC — плата расширения Knights Ferry, основанная на процессоре Aubrey Isle. Анонсирован 31 мая 2010 года. Заявлено, что продукт является продолжением работ по проектам Larrabee, Single-chip Cloud Computer и другим исследовательским проектам.^[11]

Карта с интерфейсом PCIe имеет 32 ядра, in-order, с частотами до 1,2 ГГц, исполняющих 4 потока на каждом ядре. На карте установлено 2 ГБ памяти GDDR5,^[12]. Микропроцессор имеет 8 МБ когерентного кэша L2 (256 кБ на ядро; L1 — 32 кБ на ядро).^[13] Максимальная потребляемая мощность около 300 Вт,^[12] использует 45 нм техпроцесс.^[14] В чипе Aubrey Isle используется кольцевая шина шириной в 1024 разряда (по 512 бит в каждом направлении), соединяющая процессоры и оперативную память.^[15] Одна плата имеет производительность более 750 ГигаFLOPS^[14] (в прототипе реализована только работа с 32-разрядными плавающими^[16], за такт каждое ядро выполняет до 16 операций^[13]).

Прототипы использовались в CERN, Korea Institute of Science and Technology Information (KISTI) и Leibniz Supercomputing Centre. Среди производителей аппаратного обеспечения для прототипов были названы IBM, SGI, HP, Dell.^[17]

Knights Corner

Второе поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Corner.^[10]

Ожидается, что линия продуктов Knights Corner будет выполнена с использованием 22 нм техпроцесса, с применением трехзатворных транзисторов (Intel Tri-gate). Ожидается что микросхема будет содержать более 50 ядер, и что на её базе будут созданы коммерчески доступные продукты.^[11][14]

В июне 2011 года SGI объявила о партнерстве с Intel в целях использования продуктов с архитектурой MIC в своих решениях для высокопроизводительных вычислений (HPC).^[18] В сентябре 2011 года Texas Advanced Computing Center (TACC) объявил об использовании карт Knights Corner в проектируемом суперкомпьюетере «Stampede» с планируемой производительностью в 8 петаFLOPS.^[19] Согласно публикации «Stampede: A Comprehensive Petascale Computing Environment» чипы MIC второго поколения (Knights Landing) будут добавлены в суперкомпьютер позже и увеличат пиковую производительность до 15 петаFLOPS.^[20]

15 ноября 2011 года Intel продемонстрировала ранние инженерные образцы процессора Knights Corner.^[21][22]

5 июня 2012 года Intel опубликовала исходный код ПО MPSS (Linux, GCC, GDB) и документацию на Knights Corner.^[23]

В июне 2012 года Cray анонсировал, что будет использовать 22нм 'Knight’s Corner' (под брендом 'Xeon Phi') в качестве сопроцессоров в высокопроизводительных системах 'Cascade'.^[24][25]

На конференции ISC в июне 2012 микропроцессор Knight Corner был переименован в Xeon Phi^[26][27].

Knights Landing

Третье поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Landing^[10][20].

Эти процессоры изготавливаются с использованием 14-нанометрового техпроцесса компании Intel, с применением технологии трехзатворных транзисторов («3-D tri-gate») второго поколения. Продукты этого поколения могут использоваться как в качестве сопроцессора на базе PCIe карт расширения, так и в качестве центрального процессора (CPU), которые устанавливаются непосредственно в сокет материнских плат. В виде центрального процессора сочетают в себе всю функциональность классического основного процессора и одновременно функциональность специализированных сопроцессоров. Это избавит от сложностей программирования передачи данных по PCIe, а также значительно увеличит вычислительную плотность и производительность на ватт в данном классе процессоров. Во всех типах процессоров этого поколения значительно увеличится пропускная способность памяти путём внедрения комплексной многоуровневой интегрированной памяти. Это устранит «узкие места» предыдущего поколения, увеличит производительность для высокопроизводительных вычислений, и позволит в полной мере использовать имеющиеся вычислительные мощности^[28].

В 2013 году были представлены некоторые подробности про 72-ядерную систему Knights Landing с ядрами на базе модифицированной микроархитектуры Atom с добавлением AVX-512^[29].

В ноябре 2015 года компания Intel продемонстрировала кремниевую пластину и первые образцы чипов Knights Landing. Также стали известны основные подробности об архитектуре и характеристиках чипов, в частности, что в Knights Landing реализован интерфейс высокопроизводительной сети Intel Omni-Path первого поколения^[30][31][32].

Knights Hill

Четвёртое поколение процессоров на базе архитектуры Intel MIC под кодовым названием Knights Hill^[10].

Будет базироваться на 10-нанометровом техпроцессе и использовать второе поколение межпроцессорного интерфейса Omni-Path^[30].

Xeon Phi

18 июня 2012 года Intel заявила что будет использовать бренд «Xeon Phi» для всей линейки продуктов, созданных на базе Intel MIC.^{[33][34][35][36][37]}

В сентябре 2012 было объявлено о создании суперкомпьютера Stampede с использованием более 6400 процессоров Xeon Phi в Texas Advanced Computing Center.^[38] Планируется, что Stampede будет иметь производительность около 10 петафлопс.^[38][39]

В ноябре 2012 года Intel анонсировала два семейства сопроцессоров Xeon Phi: Xeon Phi 3100 и Xeon Phi 5110P.^[40][41][42] Процессоры Xeon Phi 3100 имеют производительность более 1 терафлопса (при работе с числами двойной точности), пропускную способность памяти в 240 ГБ/с и тепловыделение не выше 300 Вт.^[40][41][42] Семейство Xeon Phi 5110P сможет исполнять до 1.01 терафлопс (двойной точности), работать с памятью со скоростью в 320 ГБ/с и выделять не более 225 Вт.^[40][41][42] Производиться Xeon Phi будет по технологии 22 нм.^[40][41][42] Цена Xeon Phi 3100 составит менее 2000 долларов США, а Xeon Phi 5110P будет стоить 2649 долларов.^{[40][41][42][43]}