WikiSort.ru - Не сортированное

ПОИСК ПО САЙТУ | о проекте
ARM Cortex-A9 MPCore
Центральный процессор
Разработчик ARM Holdings
Производитель TSMC
Частота ЦП 0.8—3 ГГц
Технология производства 65—28 нм
Наборы инструкций ARMv7
Число ядер 1-4
L1-кэш 32 Кбайт I, 32 Кбайт D
L2-кэш 128Кбайт–8Мбайт (конфигурируется совместно с контроллером L2-кэша)

ARM Cortex-A9 MPCore — 32-битный многоядерный процессор, предоставляющий до 4 кэш-когерентных Cortex-A9 ядер, использующих набор инструкций ARM v7.[1] Представлено в 2007 году.[2]

Обзор

Основные особенности ядер Cortex-A9:

  • Внеочередной, спекулятивный, суперскалярный, с динамическим предсказанием ветвлений вычислительный конвейер. Декодер обрабатывает 2 команды за такт, буфер для перераспределения инструкций ёмкостью 32-40 команд, глубина целочисленного конвейера — 8 ступеней. Ядро обрабатывает до четырёх микроопераций за такт.
  • Целочисленный регистровый файл с переименованием, 32 архитектурных регистра проецируются на 56 физических.[3]
  • Поддержка (опционально) блока SIMD-инструкций NEON, обработка до 16 операндов за инструкцию, ширина вектора — до 128 бит. Блок исполнения физически имеет ширину 64 бита, обрабатывая 128-битный вектор за два такта. Исполнение команд NEON — поочередное.
  • Поддержка (опционально) блока инструкций работы с числами с плавающей запятой VPFv3. Отдельный вычислительный конвейер, поочередное исполнение.
  • Поддержка набора инструкций Thumb-2
  • Поддержка расширений безопасности TrustZone
  • Поддержка расширения Jazelle DBX для исполнения Java-кода
  • Поддержка расширения Jazelle RCT для JIT-компиляции
  • Размер TLB — 128 записей
  • 64-битная шина кэша L1
  • Контроллер кэша L2 (0 — 4 Мбайт, в поздних ревизиях до 8 Мбайт)
  • Поддержка многоядерных конфигураций

Размер некоторых блоков ядра Cortex-A9 в условных логических вентилях: основное ядро — примерно 600 тысяч вентилей, кэш первого уровня с контроллером — примерно 500 тысяч вентилей, блок NEON — 500 тысяч вентилей. При производстве по технологии TSMC и техпроцессу 65 нм площадь одного ядра Cortex-A9 без кэшей и NEON составляет примерно 1,5 мм2[4].

См. также

Примечания

  1. ↑ ARM Cortex-A9 MPCore (недоступная ссылка). Arm.com. Проверено 2 февраля 2012. Архивировано 26 декабря 2007 года.
  2. ↑ ARM Unveils Cortex-A9 Processors For Scalable Performance… - ARM
  3. ↑ Arun. Handheld CPUs: Past, Present & Future (англ.). Beyond3D (7 February 2011). Проверено 26 декабря 2014.
  4. ↑ Cortex-A9 Single Core Processor (недоступная ссылка). Arm.com. Проверено 2 февраля 2012. Архивировано 13 декабря 2007 года.

Ссылки

ARM Holdings
Другие источники

Данная страница на сайте WikiSort.ru содержит текст со страницы сайта "Википедия".

Если Вы хотите её отредактировать, то можете сделать это на странице редактирования в Википедии.

Если сделанные Вами правки не будут кем-нибудь удалены, то через несколько дней они появятся на сайте WikiSort.ru .



Текст в блоке "Читать" взят с сайта "Википедия" и доступен по лицензии Creative Commons Attribution-ShareAlike; в отдельных случаях могут действовать дополнительные условия.

Другой контент может иметь иную лицензию. Перед использованием материалов сайта WikiSort.ru внимательно изучите правила лицензирования конкретных элементов наполнения сайта.

2019-2024
WikiSort.ru - проект по пересортировке и дополнению контента Википедии